Transistor J-FET

Transistor Bipolar dinamakan demikian karena bekerja dengan 2 (bi) muatan yang berbeda yaitu elektron sebagai pembawa muatan negatif dan hole sebagai pembawa muatan positif. Ada satu jenis transistor lain yang dinamakan FET (Field Efect Transistor). Berbeda dengan prinsip kerja transistor bipolar, transistor FET bekerja bergantung dari satu pembawa muatan, apakah itu elektron atau hole. Karena hanya bergantung pada satu pembawa muatan saja, transistor ini disebut komponen unipolar.  

Umumnya untuk aplikasi linear,  transistor bipolar lebih disukai, namun transistor FET sering digunakan juga karena memiliki impedansi input (input impedance) yang sangat besar. Terutama jika digunakan sebagai switch, FET lebih baik karena resistansi dan disipasi dayanya yang kecil.    

Ada dua jenis transistor FET yaitu JFET (junction FET) dan MOSFET (metal-oxide semiconductor FET).  Pada dasarnya kedua jenis transistor memiliki prinsip kerja yang sama, namun tetap ada perbedaan yang mendasar pada struktur dan karakteristiknya. 

TRANSISTOR JFET

Gambar dibawah menunjukkan struktur transistor JFET kanal n dan kanal p. Kanal n dibuat dari bahan semikonduktor tipe n dan kanal p dibuat dari semikonduktor tipe p. Ujung atas dinamakan Drain dan ujung bawah dinamakan Source. Pada kedua sisi kiri dan kanan terdapat implant semikonduktor yang berbeda tipe. Terminal  kedua sisi implant ini terhubung satu dengan lainnya secara internal dan dinamakan Gate. 

Gambar 1 : Struktur JFET (a) kanal-n (b) kanal-p

Istilah field efect (efek medan listrik) sendiri berasal dari prinsip kerja transistor ini yang berkenaan dengan lapisan deplesi (depletion layer). Lapisan ini terbentuk antara semikonduktor tipe n dan tipe p, karena bergabungnya elektron dan hole di sekitar daerah perbatasan. Sama seperti medan listrik, lapisan deplesi ini bisa membesar atau mengecil tergantung dari tegangan antara gate dengan source. Pada gambar di atas, lapisan deplesi ditunjukkan dengan warna kuning di sisi kiri dan kanan.

JFET kanal-n

Untuk menjelaskan prinsip kerja transistor JFET lebih jauh akan ditinjau  transistor JFET kanal-n. Drain dan Source transistor ini dibuat dengan semikonduktor tipe n dan  Gate dengan tipe p. Gambar berikut menunjukkan bagaimana transistor ini di beri tegangan bias. Tegangan bias antara gate dan source adalah tegangan reverse bias atau disebut bias negatif. Tegangan bias negatif berarti tegangan gate lebih negatif terhadap source. Perlu catatan, Kedua gate terhubung satu dengan lainnya (tidak tampak dalam gambar). 

Gambar 2 : Lapisan deplesi jika gate-source biberi bias negatif 

Dari gambar di atas, elektron yang mengalir dari source menuju drain harus melewati lapisan deplesi. Di sini lapisan deplesi berfungsi semacan keran air. Banyaknya elektron yang mengalir dari source menuju drain tergantung dari ketebalan lapisan deplesi. Lapisan deplesi bisa menyempit,  melebar atau membuka tergantung dari tegangan gate terhadap source.  
Jika gate semakin negatif terhadap source, maka lapisan deplesi akan semakin menebal. Lapisan deplesi bisa saja menutup seluruh kanal transistor bahkan dapat menyentuh drain dan source.  Ketika keadaan ini terjadi, tidak ada arus yang dapat mengalir atau sangat kecil sekali. Jadi jika tegangan gate semakin negatif terhadap source maka semakin kecil arus yang bisa melewati kanal drain dan source.  
 

Gambar 3 : Lapisan deplesi pada saat tegangan gate-source = 0 volt

 

Jika misalnya tegangan gate dari nilai negatif perlahan-lahan dinaikkan sampai sama dengan tegangan Source. Ternyata lapisan deplesi mengecil hingga sampai suatu saat terdapat celah sempit.  Arus elektron mulai mengalir melalui celah sempit ini dan terjadilah konduksi Drain dan Source. Arus yang terjadi pada keadaan ini adalah arus maksimum yang dapat mengalir berapapun tegangan drain terhadap source. Hal ini karena celah lapisan deplesi sudah maksimum tidak bisa lebih lebar lagi. Tegangan gate tidak bisa dinaikkan menjadi positif, karena kalau nilainya positif maka gate-source tidak lain hanya sebagai dioda.    
Karena tegangan bias yang negatif, maka arus gate yang disebut I_G akan sangat kecil sekali. Dapat dimengerti resistansi input (input impedance) gate akan sangat besar. Impedansi input transistor FET umumnya bisa mencapai satuan MOhm. Sebuah transistor JFET diketahui arus gate 2 nA pada saat tegangan reverse gate 4 V, maka dari hukum Ohm dapat dihitung resistansi input transistor ini adalah :
R_in = 4V/2nA = 2000 Mohm 

Simbol JFET

Untuk mengambarkan JFET  pada skema rangkaian elektronika, bisa dipakai simbol seperti pada gambar di bawah berikut. 

Gambar 4 : Simbol komponen (a)JFET-n (b)JFET-p

Karena struktur yang sama, terminal drain dan source untuk aplikasi frekuensi rendah dapat dibolak balik. Namun biasanya tidak demikian untuk aplikasi frekuensi tinggi. Umumnya JFET untuk aplikasi frekuensi tinggi memperhitungkan kapasitansi bahan antara gate dengan drain dan juga antara gate dengan source. Dalam pembuatan JFET, umumnya ada perbedaan kapasitansi gate terhadap drain dan antara gate dengan source.

JFET kanal-p

Transistor JFET kanal-p memiliki prinsip yang sama dengan JFET kanal-n, hanya saja kanal yang digunakan adalah semikonduktor tipe p. Dengan demikian polaritas tegangan dan arah arus berlawanan jika dibandingkan dengan transistor JFET kanal-n. Simbol rangkaian untuk tipe p juga sama, hanya saja dengan arah panah yang berbeda.      

Kurva Drain
Gambar berikut adalah bagaimana transitor JFET diberi bias. Kali ini digambar dengan menggunakan simbol JFET. Gambar (a) adalah jika diberi bias negatif dan gambar (b) jika gate dan source dihubung singkat.

Gambar 5 : Tegangan bias transistor JFET-n

Jika gate dan source dihubung singkat, maka akan diperoleh arus drain maksimum. Ingat jika V_GS=0 lapisan deplesi kiri dan kanan pada posisi yang hampir membuka. Perhatikan contoh kurva drain pada gambar berikut, yang menunjukkan karakteristik arus drain I_D dan tegangan drain-source VDS. Terlihat arus drain I_D tetap (konstan) setelah V_DS melewati suatu besar tegangan tertentu yang disebut V_p. 
Pada keadaan ini (V_GS=0) celah lapisan deplesi hampir bersingungan dan sedikit membuka. Arus I_D bisa konstan karena celah deplesi yang sempit itu mencegah aliran arus I_D yang lebih besar. Perumpamaannya sama seperti selang air plastik yang ditekan dengan jari, air yang mengalir juga tidak bisa lebih banyak lagi. Dari sinilah dibuat istilah  pinchoff voltage (tegangan jepit) dengan simbol V_p. Arus I_D maksimum ini di sebut I_DSS yang berarti arus drain-source jika gate dihubung singkat (shorted gate). Ini adalah arus maksimum yang bisa dihasilkan oleh suatu transistor JFET dan karakteristik I_DSS ini tercantum di datasheet. 

Gambar 6 : kurva drain I_DS terhadap V_DS

JFET berlaku sebagai sumber arus konstan sampai pada tengangan tertentu yang disebut V_DS(max). Tegangan maksimum ini disebut breakdown voltage dimana arus tiba-tiba menjadi tidak terhingga.  Tentu transistor tidaklah dimaksudkan untuk bekerja sampai daerah breakdown. Daerah antara V_P dan V_DS(max) disebut daerah active (active region). Sedangkan 0 volt sampai tegangan Vp disebut daerah Ohmic (Ohmic region).   

Daerah Ohmic

Pada tegangan V_DS antara 0 volt sampai tegangan pinchoff V_P=4 volt, arus I_D menaik dengan kemiringan yang tetap. Daerah ini disebut daerah Ohmic. Tentu sudah maklum bahwa daerah Ohmic ini tidak lain adalah resistansi drain-source dan termasuk celah kanal diantara lapisan deplesi. Ketika bekerja pada daerah ohmic, JFET berlaku seperti resistor dan dapat diketahui besar resistansinya adalah :
R_DS = V_p/I_DSS
R_DS disebut ohmic resistance, sebagai contoh di dataseet diketahui V_P = 4V dan I_DSS = 10 mA, maka dapat diketahui :
R_DS = 4V/10mA = 400 Ohm

Tegangan cutoff gate

Dari contoh kurva drain di atas terlihat beberapa garis-garis kurva untuk beberapa   tegangan V_GS yang berbeda. Pertama adalah kurva paling atas dimana I_DSS=10 mA dan kondisi ini tercapai jika V_GS=0 dan perhatikan juga tegangan pinchoff V_P=4V. Kemudian kurva berikutnya adalah V_GS = -1V lalu V_GS=-2V dan seterusnya. Jika V_GS semakin kecil terlihat arus I_D juga semakin kecil.  
Perhatikan kurva yang paling bawah dimana V_GS=-4V. Pada kurva ternyata arus I_D sangat kecil sekali dan hampir nol. Tegangan ini dinamakan tegangan cutoff gate-source (gate source cutoff voltage) yang ditulis sebagai V_GS(off). Pada saat ini lapisan deplesi sudah bersingungan satu sama lain, sehingga arus yang bisa melewati kecil sekali atau hampir nol. 
Bukan suatu kebetulan bahwa kenyataannya bahwa V_GS(off)=-4V dan V_P=4V. Ternyata memang pada saat demikian lapisan deplesi bersentuhan atau hampir bersentuhan.  
Maka di datasheet biasanya hanya ada satu besaran yang tertera V_GS(off) atau V_P. Oleh karena sudah diketahui hubungan persamaan :
V_GS(off) = -V_P

Pabrikasi JFET

Kalau sebelumnya sudah dijelaskan bagaimana struktur JFET secara teoritis, maka gambar berikut adalah bagaimana sebenarnya transistor  JFET-n dibuat.  

Gambar 7 : Struktur penampang JFET-n 

Transistor JFET-n dibuat di atas satu lempengan semikonduktor tipe-p sebagai subtrat (subtrate) atau dasar (base). Untuk membuat kanal n, di atas subtrat di-implant semikonduktor tipe n yaitu dengan memberikan doping elektron. Kanal-n ini akan menjadi drain dan source. Kemudian di atas kanal-n dibuat implant tipe-p, caranya adalah dengan memberi doping p (hole). Implant tipe p ini yang menjadi gate. Gate dan subtrat disambungkan secara internal.